home *** CD-ROM | disk | FTP | other *** search
/ Creative Computers / Creative Computers CD-ROM, Volume 1 (Legendary Design Technologies, Inc.)(1994).iso / text / info / genlock.pp / genlock
Text File  |  1994-11-17  |  20KB  |  448 lines
  1. Genlock circuit operation description
  2. -----------------------------------------------------------
  3.  
  4. Enhancements:
  5.  
  6.    One feature that space does not allow for now is the ability to
  7. have software control of pixel switch disable. Now this is done with a
  8. mechanical switch. Pixel switch disable allows the user to completely
  9. ignore background video, yet have the Amiga computer genlocked. This
  10. eliminates the problem of software having to be written with genlock
  11. in mind. It would add $5-$10 to cost of goods. The control bits would
  12. be encoded in the vertical interval, as audio on/off is presently
  13. done. Eight to sixteen functions (bits) could be controlled once this
  14. ability is on the board.
  15.  
  16.   CHROMA KEY -- since all signals are in RGB format, it would be easy
  17. to selectively insert video based on color level. Additional circuitry
  18. would add about $10, but would not fit in the existing case.
  19.  
  20.  
  21. ============================================================
  22. Circuit description
  23.  
  24. The purpose of the genlock peripheral is to synchronize the video
  25. output of the Amiga computer with another video source such as camera,
  26. broadcast, or VCR. Circuitry inside the peripheral allows for the
  27. overlay of computer graphics on whatever video source is connected.
  28. Also provided are facilities for stereo mixing of computer and source
  29. audio. Input to the genlock peripheral is composite source and analog
  30. RGB computer video. Output video is in the forms of composite and
  31. analog RGB for high-resolution viewing on an RGB monitor. Also output
  32. are a master 28.636363 MHZ computer clock, H/2, and V/2 video resets
  33. required to synchronize the computer's graphic devices. Power for this
  34. device is derived from computer +5, +12, -5 volts D.C. rails.
  35.  
  36. Circuitry in the peripheral is divided into several main functions
  37. which are: 1) regenerating the horizontal and vertical components of
  38. the original composite source video, (2) phase locking the 28 MHZ
  39. clock to input video horizontal timing, (3) combining source and
  40. computer video, (4) mixing source and computer audio, (5) and encoding
  41. the RGB overlayed video into NTSC or PAL. 
  42.  
  43. (1)  REGENERATING HORIZONTAL AND VERTICAL TIMING
  44.  
  45. Source composite video enter on J1. Transistors Q16 and Q7 form a
  46. feedback amplifier with a gain of 3. Simple sync tip clamping is
  47. provided by CR3, whose clamp voltage is set by CR4. The net effect is
  48. to clamp sync tips at around 0 volts. Comparator U3 strips the sync
  49. off of the clamped composite video on it's pin 4. Comparator trip
  50. point is set by resistive divider R55 and R49 to be at about the 50%
  51. amplitude point on the sync. On the output of U3 (pin 9) is composite
  52. sync at TTL levels.
  53.  
  54. One-shot U1 is a digital integrator designed to detect when video
  55. drops out for more than 12 lines. The output of this detector forces
  56. crystal mode operation (Q4 enables power to the crystal oscillator)
  57. and selects computer composite sync (J8-19) to insure a stable monitor
  58. picture. Nand gates in U5 form the sync selector logic.
  59.  
  60. The composite sync output of selector U5 is decoded into its
  61. horizontal and vertical components. The time constants of
  62. differentiator C21/R56 and one-shot U12 are chosen to trigger only on
  63. the horizontal components of sync. Output on U12 pin 5 is a series of
  64. pulses at a horizontal rate. One-shot U19 forms a negative going
  65. pulse 4.7 microseconds wide buffered by U23 for monitors requiring
  66. seperate horizontal sync (J10-11). The time constants of integrator R77/R76
  67. /C34 and one-shot U12 are chosen to trigger only on the vertical
  68. component of composite sync. The output on U12 pin 4 is a pulse 90
  69. microseconds wide on line 3 every vertical interval. One-shot U19
  70. generates a negative pulse 200 microseconds wide buffered U23 for
  71. monitors requiring seperate vertical sync (J10-10).
  72.  
  73. The graphic devices in the Amiga computer require reset every other
  74. vertical interval in genlock mode. Dual-D flip flop U15 performs this
  75. task. It is basically wired as a divide by 2 with horizontal sync
  76. clocking the first stage. This causes the V/2 reset pulse to be
  77. synchronous with horizontal, one line wide, retiming its edges. V/2
  78. reset is buffered by R10 because at times the Amiga computer will
  79. output vertical pulses on J9-23, (ie. genlock mode not selected with
  80. peripheral attached).
  81.  
  82. The sandcastle generator is made up of U2, U7, Q5, and Q6. This
  83. circuitry generates a multi-level pulse, encoding burst and blanking
  84. timing information for U8, the chroma decoder. One-shot U2 time
  85. constants are chosen to generate the blanking portion of the sandcastle
  86. pulse. One-shot U7 time constants are chosen to generate burst timing.
  87. Transistor pair Q5 and Q6 form a low impedance wide-band inverting
  88. summing amplifier. R27 supplies a D.C. offset to give the correct D.C.
  89. levels at Q6 collector for U8.  R26 and R31 sum in the blanking and
  90. burst signals respectively. The gain of any signal to this amplifier
  91. is set by the ratio of the input series resistor (R26, R31, R27) to
  92. feedback resistor R28. The sandcastle pulse at Q6 collector encodes
  93. blanking information from 0-5V dc and burst timing from 5-10V dc, with 
  94. the pulse looking very much like it's name implies.
  95.  
  96. H/2 reset is generated by U14 and U17. The input to one-shot U14 is
  97. regenerated horizontal from the 28 MHZ phase-locked loop. U14 time
  98. constant is 33 microseconds, making a square wave at horizontal rate on
  99. pin 12. Dual D-type flip flop U17 is wired as a gated divide by 2. The 
  100. H/2 reset output (J9-21) is a negative going pulse 32 microseconds wide,
  101. with the edges retimed to the Amiga computer color clock (J9-6). This
  102. re-timing to color clock is required to guard against metaphysical
  103. states in the Amiga graphical devices.
  104.  
  105. (2) 28 MHZ PHASE LOCKED LOOP
  106.  
  107. The circuitry to generate the 28.636363 MHZ clock is comprised of the
  108. voltage controlled/crystal oscillators, phase detector, and divider, the
  109. classic phase-locked loop. The VCO has some unique features.
  110.  
  111. The genlock peripheral must generate a stable master clock, allowed to
  112. vary only a few percent in genlock mode. When there is no video on the
  113. peripheral input, crystal stability is required for real-time clocks and
  114. counters. To complicate things the Amiga computer cannot tolerate large
  115. timing variations when switching in and out of genlock mode, missing a
  116. clock cycle is catastrophic. Therefore, a circuit was designed so that a
  117. crystal oscillator can "tickle" the voltage controlled oscillator for
  118. completely synchronous mode switching.
  119.  
  120. Q24 and its associated circuitry is the 28 MHZ Colpitts crystal
  121. oscillator. Q23 is a buffer to prevent loading of Q24. Power for Q23 and
  122. Q24 is controlled by Q4, supplying current only when there is no input
  123. video (xtal mode required).
  124.  
  125. Q13 and its associated components form a Colpitts voltage controlled
  126. oscillator. The frequency is changed by varying the D.C. control voltage
  127. on CR7, a varactor diode. C60 varies the VCO center frequency. The
  128. connection made by C63 and R128 allows the crystal oscillator to 
  129. "tickle" the VCO. For an in-depth discussion on oscillators, consult 
  130. "Crystal oscillator Circuits" by Robert J. Matthys.
  131.  
  132. Q12 buffers the 28 MHZ clock to the Amiga, (J9-1) setting the correct
  133. TTL levels with R64 and R65.  L2 and C41 filter the 28 MHZ to reduce
  134. RFI.
  135.  
  136. A synchronous divide by 1820 is formed by U6, U10, U13, U16, U4. U16
  137. is a schottky device because of the frequency involved. Operation of
  138. this circuit is straightforward. The output of U6 pin 13 is a stream of
  139. pulses at a horizontal rate. This is called regenerated horizontal and
  140. is never interrupted, an Amiga requirement. This signal is one input to
  141. the phase detector. 
  142.  
  143. The phase detector used is the analog sample and hold type. Basically,
  144. this detector works by sampling a ramp generated from one comparison
  145. frequency (feedback) with a sample pulse derived from the other 
  146. (reference). The output D.C. is used to control the VCO.
  147.  
  148. The reference input for this phase detector is the horizontal component
  149. of input video, applied to one-shot U11 pin 1. Delay in U11 is about 1/2
  150. line, with a potentiometer to fine tune horizontal position, R133. U14
  151. generates a short sample pulse (275 nanoseconds), level shifted by Q14.
  152. Q14 collector drives sample gate Q25, wit